

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-161932

(43) 公開日 平成7年(1995)6月23日

(51) Int.Cl. <sup>9</sup>	識別記号	序内整理番号	F I	技術表示箇所
H 0 1 L 27/04 21/822 29/43		8832-4M 8826-4M	H 0 1 L 27/ 04 29/ 46 審査請求 未請求 請求項の数 4	C M O L (全 5 頁)

(21) 出願番号 特願平5-303639

(22) 出願日 平成5年(1993)12月3日

(71) 出願人 000001258

川崎製鉄株式会社

兵庫県神戸市中央区北本町通1丁目1番28号

(72) 発明者 植野 雅之

東京都千代田区内幸町2丁目2番3号 川崎製鉄株式会社東京本社内


(74) 代理人 弁理士 小杉 佳男 (外2名)

(54) 【発明の名称】 半導体装置

(57) 【要約】

【目的】 同一層に配線した導電体を用いた従来のキャパシタと比べ容量値が大きく、かつ高精度のキャパシタが形成された半導体装置を提供する。

【構成】 コンタクトホールを利用して容量を増大させる。同一層内の配線は配線の幅を互いに嵌合する形に繰り返し変化させる。異なる層の配線は交差させる。



## 【特許請求の範囲】

【請求項 1】 同一層に形成された互いに対向して延びる複数の第 1 の導電体と、

前記第 1 の導電体それぞれの直下の、互いに対向する部分がエッチングされた穴もしくは溝に埋め込まれた、前記第 1 の導電体と連続する複数の第 2 の導電体とを有するキャパシタを備えたことを特徴とする半導体装置。

【請求項 2】 第 1 の層に形成された、互いに対向して延びる複数の第 1 の導電体と、

前記第 1 の層との間に該第 1 の層の上に形成された絶縁膜を挟む第 2 の層に形成された、互いに対向して延びる複数の第 2 の導電体と、

前記第 2 の導電体それぞれの直下、かつ前記第 1 の導電体それぞれの直上の、互いに対向する部分がエッチングされて形成された穴もしくは溝に埋め込まれた、前記第 1 の導電体および前記第 2 の導電体の双方と接続された複数の第 3 の導電体とを有するキャパシタを備えたことを特徴とする半導体装置。

【請求項 3】 同一層に形成された、互いに嵌合する形状に幅が繰り返し変化する互いに対向して延びる複数の導電体とを有するキャパシタを備えたことを特徴とする半導体装置。

【請求項 4】 第 1 の層に形成された、互いに対向して所定の第 1 の方向に延びる複数の第 1 の導電体と、前記第 1 の層との間に絶縁膜を挟む第 2 の層に形成された、前記第 1 の方向と交わる所定の第 2 の方向に延びる複数の第 2 の導電体とを有するキャパシタを備えたことを特徴とする半導体装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は、キャパシタを搭載した半導体装置に関する。

## 【0002】

【従来の技術】 従来、半導体装置内にキャパシタを搭載する場合、例えばポリシリコン層と第 1 アルミニウム配線層、第 1 アルミニウム配線層と第 2 アルミニウム配線層といった二層以上の導電体（ポリシリコン層を含む）を上下に対向させて形成していた。

【0003】 しかし、近年の半導体装置の一層の高集積化に伴って配線のデザインが微細化し、配線の幅と比べた高さの比が大きくなる傾向にあり、このため半導体基板表面上の凹凸が激しくなり表面の平坦化のため多くの工程（CVD、エッチングなど）を経るようになり、層間絶縁膜の厚さの制御が困難になり、その厚さのばらつきが大きくなる傾向にある。このため、従来のように二層以上の導電体を上下に対向させて形成したキャパシタでは容量ばらつきが大きすぎるという問題を生じてきている。

## 【0004】

【発明が解決しようとする課題】 このことから、層間絶

縁膜の厚さの影響が少ない、同一層に水平に対向する導電体をキャパシタとして用いることが考えられており、同一層にくし刃状に導電体を配線することにより、単位面積当りの容量値をあげることが提案されている（特開昭 61-263251 号公報参照）。

【0005】 しかし、同一層に形成した導電体をキャパシタとして用いる場合、二層以上の導電体を上下に対向させたキャパシタと比べ、単位面積あたりの容量値の低下は免れないという問題がある。同一層内で水平方向に対向した導電体と、二層以上に上下に対向させた導電体との双方を組合せて容量の大きなキャパシタを形成することも提案されているが（特開平 4-268756 号公報）、上述したように層間絶縁膜を挟んで上下に対向させた部分に層間絶縁膜の厚さのばらつきの影響があらわれ、容量ばらつきが大きくなってしまいう問題がある。

【0006】 また、この場合、上下の配線のレイアウトルール（この場合導電体間のスペース）が異なると、上下に導電体を重ねるためには配線スペースが一番広い層に合せた配線を行う必要があり、同一層内の導電体間の容量の低いキャパシタとなってしまうという問題もある。また、特殊な工程によりポリシリコン層を上下に二層形成し、高精度かつ大容量のキャパシタを得る手法も知られているが、これは平坦化の要請に逆行し、また製造コストの増大につながるという問題がある。

【0007】 本発明は上記事情に鑑み、高精度、かつ、従来の同一層に配線した導電体を用いたキャパシタと比べ容量値の大きなキャパシタが形成された半導体装置を提供することを目的とする。

## 【0008】

【課題を解決するための手段】 上記目的を達成する本発明の第 1 の半導体装置は、同一層に形成された互いに対向して延びる複数の第 1 の導電体と、第 1 の導電体それぞれの直下の、互いに対向する部分がエッチングされた穴もしくは溝に埋め込まれた、第 1 の導電体と連続する複数の第 2 の導電体とを有するキャパシタを備えたことを特徴とするものである。

【0009】 また、上記目的を達成する本発明の第 2 の半導体装置は、第 1 の層に形成された、互いに対向して延びる複数の第 1 の導電体と、上記第 1 の層との間にその第 1 の層の上に形成された絶縁膜を挟む第 2 の層に形成された、互いに対向して延びる複数の第 2 の導電体と、第 2 の導電体それぞれの直下、かつ第 1 の導電体それぞれの直上の互いに対向する部分がエッチングされて形成された穴もしくは溝に埋め込まれた、第 1 の導電体および第 2 の導電体の双方と接続された複数の第 3 の導電体とを有するキャパシタを備えたことを特徴とするものである。

【0010】 また、本発明の第 3 の半導体装置は、同一層に形成された、互いに嵌合する形状に幅が繰り返し変

化しながら互いに対向して延びる複数の導電体を有するキャパシタを備えたことを特徴とするものである。さらに本発明の第 4 の半導体装置は、第 1 の層に形成された、互いに対向して所定の第 1 の方向に延びる複数の第 1 の導電体と、上記第 1 の層との間に絶縁膜を挟む第 2 の層に形成された、上記第 1 の方向と交わる所定の第 2 の方向に延びる複数の第 2 の導電体とを有するキャパシタを備えたことを特徴とするものである。

#### 【0011】

【作用】上記本発明の第 1 の半導体装置は、同一層に配線された第 1 の導電体の直下の互いに対向する部分がエッチングされ導電体で埋められた形状を有しているため、そのエッチング穴に埋め込まれた部分どうしても水平方向に対向してキャパシタを形成し、したがって同一層の配線という容量値のばらつきを押えたまま、容量値を上げることができる。

【0012】また、上記本発明の第 2 の半導体装置は、上下の配線をエッチング穴に埋められた導電体で接続したものであるため、層間絶縁膜の厚さの影響はあられ、複数の各層内の導電体どうしの間のキャパシタに、エッチング穴に埋められた導電体どうしの間のキャパシタが加算され、したがって上記第 1 の半導体装置の場合と同様に、容量値のばらつきを押えたまま、容量値を上げることができる。

【0013】さらに本発明の第 3 の半導体装置は、同一層内に形成された複数の導電体が互いに嵌合する形状に幅が繰り返し変化しながら互いに対向して延びているため、同一配線層内のキャパシタという点から容量値のばらつきが押えられ、対向する長さが増えた点で容量値の向上が図られる。また、この第 3 の半導体装置と上記の第 1 もしくは第 2 の半導体装置とを組み合わせることにより、ばらつきを押えたまま一層大きな容量値を有するキャパシタを形成することもできる。

【0014】また、上記本発明の第 4 の半導体装置は、異なる層どうしでは別々の方向に延びるように配線したため、導電体の層間絶縁膜を挟んで上下に対向する部分の面積が狭く押えられ、したがって層間絶縁膜の影響が押えられ、かつ複数の層それぞれにキャパシタが形成されていることから単位面積あたりの容量値が向上する。

#### 【0015】

【実施例】以下、本発明の実施例について説明する。図 1 は、本発明の第 1 実施例の半導体装置のキャパシタが形成された部分の、導電体の配線を横切る方向の縦断面図である。絶縁膜 11 の上の同一層に配線された複数の導電体 12 の直下に、エッチングされ導電体 13 で埋め戻された穴 14 が備えられており、絶縁膜 11 の上に形成された導電体 12 どうしの間の容量  $C_1$  に、穴 14 内の導電体 13 どうしの間の容量  $C_2$  が加算され、これにより高精度かつ高容量のキャパシタが形成されている。

【0016】図 2 は、本発明の第 2 実施例の半導体装置のキャパシタが形成された部分の、導電体の配線を横切る方向の縦断面図である。ポリシリコン層 21 の上に絶縁膜 22 を挟んで第 1 アルミニウム配線層 23 が形成されており、さらにその第 1 アルミニウム配線層 23 の上に絶縁膜 24 を挟んで第 2 アルミニウム配線層 25 が形成されている。絶縁膜 22、24 の、第 1 アルミニウム配線層 25、2 アルミニウム配線層 25 の直下には、それぞれエッチング穴 26、27 が形成されており、それらのエッチング穴 26、27 の内部には導電体（アルミニウムニウム）28、29 が埋め込まれている。導電体 28 は、ポリシリコン層 21 と第 1 アルミニウム配線層 23 とを接続し、導電体 29 は、第 1 アルミニウム配線層 23 と第 2 アルミニウム配線層 25 とを接続している。

【0017】このような配線により、ポリシリコン層 21 どうし、第 1 アルミニウム配線層 23 どうし、第 2 アルミニウム配線層 25 どうしの間の容量が加算され、さらにエッチング穴 26 内部の導電体 28 どうし、エッチング穴 27 内部の導電体 29 どうしの容量が加算され、容量値の大きいキャパシタとなっている。またこのような構造の場合、基本的に同一層内の導電体どうしの容量が支配的であり、またエッチング穴 26、27 の深さ  $a$ 、 $b$  の制御が容易であるため、容量を制御しやすく、高精度の容量をもったキャパシタが形成される。

【0018】図 3 は、図 2 に示す本発明の第 2 実施例の半導体装置のキャパシタが形成された部分の第 2 アルミニウム配線層の平面図である。上述した第 1 実施例（図 1）、第 2 実施例（図 2）においてエッチング穴としてコンタクトホールを用い、そのコンタクトホールが正方形という形状しか許容されない場合、第 2 実施例について、図 3 に示すように、ポリシリコン層と第 1 アルミニウム配線層 23 を結ぶコンタクトホール 26 どうし、第 1 アルミニウム配線層 23 と第 2 アルミニウム配線層 25 とを結ぶコンタクトホール 27 どうしがそれぞれ対向する位置に形成される。これにより、前述したように、各コンタクトホール 26、27 内部の各導電体 28、29 どうしの間の容量が加算される。

【0019】図 4 は、本発明の第 3 実施例の半導体装置の、キャパシタが形成された部分の平面図である。ここでは第 1 アルミニウム配線層に配線された導電体 31、32 が、互いに対向して図の左右に延びるとともに、互いに嵌合する形状に幅が繰り返し変化している。抵抗が大きいポリシリコン層等をキャパシタに用いる場合は、そのポリシリコン層の上に絶縁膜を挟んだ第 1 アルミニウム配線層に配線された導電体 31、32 とポリシリコン層との間で、コンタクトホール 33、34 を介して導通をとる必要があるが、このときの、第 1 アルミニウム配線層の導電体 31、32 を図示のように形成することにより、導電体 31 と導電体 32 との対向面積が増え、

その分キャパシタの容量が増大する。


【0020】図5は、本発明の第4実施例の半導体装置のキャパシタが形成された部分の、第1アルミニウム配線層の導電体41、42、第2アルミニウム配線層の導電体51、52を示した図である。第1アルミニウム配線層内の導電体41、42どうしの間にキャパシタが形成され、また第2アルミニウム配線層内の導電体51、52どうしの間にもキャパシタが形成され、双方のアルミニウム配線層が、それぞれの最小スペースで形成されていることから単位面積当りの容量の大きいキャパシタ

10


【0021】

【発明の効果】以上説明したように、本発明の半導体装置によれば、基本的に同一配線層内の導電体どうしの容量を用い、高精度かつ容量の大きなキャパシタが形成される。

【図1】



【図3】



【図面の簡単な説明】

【図1】本発明の第1実施例の半導体装置のキャパシタが形成された部分の、導電体の配線を横切る方向の縦断面図である。

【図2】本発明の第2実施例の半導体装置のキャパシタが形成された部分の、導電体の配線を横切る方向の縦断面図である。

【図3】図2に示す本発明の第2実施例の半導体装置のキャパシタが形成された部分の、第2アルミニウム配線層の平面図である。

【図4】本発明の第3実施例の半導体装置の、キャパシタが形成された部分の平面図である。

【図5】本発明の第4実施例の半導体装置のキャパシタが形成された部分の、第1アルミニウム配線層の導電体、第2アルミニウム配線層の導電体を示した図である。

【符号の説明】

11, 22, 24 絶縁膜


12, 23, 25, 31, 32, 41, 42, 51, 52

2 導電体 (アルミニウム配線層)


21 導電体 (ポリシリコン層)

14, 26, 27, 33, 34 エッチング穴 (コンタクトホール)



【図2】



【図4】



【図 5】



(017) THIS PAGE BLANK (USPTO)

THIS PAGE BLANK (USPTO)